

УДК 681.31.08

Лапкин Л.Я., Тараненко А.А. Методы построения измерительно-вычислительного комплекса для измерения быстропротекающих процессов // Научное приборостроение. Л.: Наука, 1987.

Рассматривается специфика измерительно-вычислительных комплексов (ИВК), содержащих быстродействующие измерители сигналов. Анализируются методы измерения быстропротекающих процессов с точки зрения их аппаратной реализации. На основе анализа алгоритмов предварительной обработки быстропротекающих процессов предлагается структура ИВК и перспективные варианты интерфейса и конструктива ИВК. Библиогр. 4 назв. Ил. 7.

Л.Я.Лапкин, А.А.Тараненко

МЕТОДЫ ПОСТРОЕНИЯ ИЗМЕРИТЕЛЬНО-ВЫЧИСЛИТЕЛЬНОГО КОМПЛЕКСА ДЛЯ ИЗМЕРЕНИЯ
БЫСТРОПРОТЕКАЮЩИХ ПРОЦЕССОВ

Область применения и стоящая задача. При автоматизации некоторых классов приборов для научных исследований, например времяпролетных масс-спектрометров, необходимо учитывать, что при этом должны решаться задачи измерения, регистрации и обработки информации быстропротекающих процессов, скорости которых существенно превышают возможности по быстродействию известных измерительно-вычислительных комплексов (ИВК). Поэтому в системах автоматизации (СА) таких приборов выделяют отдельную скоростную измерительную подсистему для измерения, регистрации и предварительной обработки информации быстродействующих процессов по определенным алгоритмам. В результате проведенного анализа сигналов, вырабатываемых аналитической частью времяпролетных масс-спектрометров, можно сформулировать следующие типовые параметры измеряемого процесса:

Максимальная длительность процесса, с	$100 \cdot 10^{-6}$
Минимальная длительность пиков импульсов на их полуширине, с	$40 \cdot 10^{-9}$
Максимальная амплитуда пиков, В	5
Длительность пиков с максимальной амплитудой, с	$150 \cdot 10^{-9}$
Форма пиков - колоколообразная	

Технические требования. В связи с отсутствием устойчивой методики восстановления формы импульса колоколообразной формы по 3-4 точкам в настоящее время принято считать, что для их надежного восстановления необходимо иметь не менее 10 отсчетов на пик с полной длительностью $100\text{--}150 \cdot 10^{-9}$ с.

Учитывая возможности современной элементной базы, сформулируем предварительные требования к измерительной подсистеме СА:

Период квантования по времени, с	$10 \cdot 10^{-9}$
Количество отсчетов в одном спектре.	10^4
Разброс измеряемых напряжений, %.	0.5

Анализ методов измерения. Анализ методов измерения скоростных процессов с точки зрения их применимости во времяпролетной масс-спектрометрии показывает, что из рассмотрения должны быть исключены как неперспективные стробоскопические методы измерений, не обеспечивающие однократный режим снятия спектра, характерный для некоторых задач автоматизированного прибора, и методы аналоговой свертки [1], не обеспечивающие указанной выше требуемой точности во всем диапазоне измерения сигнала.

В последнее время появились методы, стоящие на стыке между стробоскопическими и прямыми измерениями в реальном масштабе времени. Это - методы фазирования каналов измерения. Рассмотрим варианты фазированных измерительных устройств.

I. Подсистема содержит несколько параллельно соединенных по входу устройств выборки и хранения (УВХ) с подключенными к их выходам аналого-цифровыми преобразователями (АЦП) (рис. I). Работой подсистемы управляет распределитель фаз (РФ).




Рис. I. Структурная схема измерительной подсистемы с фазированием устройств выборки и хранения (УВХ).

1 - входной усилитель; 2 - УВХ; 3 - АЦП; 4 - БЗУ данных; 5 - РФ; 6 - контроллер магистрали ЭМ; 7 - магистраль ЭМ.

Выходной код с АЦП запоминается в буферных запоминающих устройствах (БЗУ) подсистемы с фиксированной адресацией, и после окончания измерения данные из БЗУ передаются через системную магистраль в центральную ЭВМ СА.

Пусть τ - апертурное время срабатывания ключей УВХ; T - необходимый интервал квантования измеряемого сигнала по времени; t - время преобразования АЦП. Тогда число фаз n , подключенных УВХ (рис. 2), определяется выражением

$$n \geq \frac{\tau + t}{T}. \quad (1)$$

Описанный метод позволяет использовать достаточно точные АЦП, быстродействие которых меньше быстродействия подсистемы. Минимально достижимый интервал квантования

$$T_{min} \geq \max \left\{ \left[\tau_\phi + \lim_{n \rightarrow \infty} \delta(n) \right], \tau \right\}, \quad (2)$$

где τ_ϕ - время фронта тактирующего импульса; $\delta(n)$ - нестабильность РФ по времени.

Из (1) и (2) следует, что число фаз n не должно превосходить величины $1 + t/\tau$.

К недостаткам метода фазирования УВХ следует отнести большие аппаратурные затраты и как следствие этого - увеличение длины связей, ограниченную точность РФ, а также трудность сохранения идентичности передаточных функций разветвителя аналогового сигнала.




Рис.2. Диаграмма временного включения УВХ.

2. Подсистема построена на основе сверхбыстро действующего параллельного АЦП на компараторах (например, серии 597) (рис.3). При организации колирующей логики АЦП с одинаковой задержкой по всем разрядам период квантования по времени может быть уменьшен до $10 \cdot 10^{-9}$ с. Применение подобного АЦП в скоростной измерительной подсистеме СА позволяет сократить аппаратурные затраты и исключить из структуры УВХ. РФ в этом случае берет на себя функцию распределения данных в БЗУ через буферный регистр. Необходимость создания фазовых БЗУ определяется более низким по сравнению с АЦП быстродействием выпускаемых ЗУ ЭСЛ-серий. Например, цикл ЗУ серии К 500 РУ 415 равен $30 \cdot 10^{-9}$ с. С появлением более быстро действующих интегральных ЗУ количество фаз распределителя может быть сокращено. К недостаткам этого способа реализации подсистемы следует отнести осложнность построения параллельного АЦП на восемь и более разрядов и его большие размеры. Высокое энергопотребление АЦП и, как следствие, значительное количество выделяемого тепла на единицу объема определяют необходимость кратковременного использования режима включения АЦП на время измерения.

3. Подсистема построена с использованием модулей АЦП-БЗУ. Модуль АЦП-БЗУ представляет собой устройство, синхронизированное одним синхро-импульсом и состоящее из последовательно включенных 8-разрядного АЦП (например, ТДС 1007 с апертурным временем 1-3 нс) и скоростного БЗУ. Так как быстродействие интегрального АЦП меньше быстродействия ЗУ (АЦП - 40 нс, РУ 415 - 30 нс), возможно параллельное включение АЦП и БЗУ.




Рис.3. Структурная схема измерительной подсистемы с использованием сверхбыстро-действующего параллельного АЦП.

1 - входной усилитель; 2 - параллельный АЦП; 3 - РФ; 4 - буферный регистр - распределитель данных по фазам; 5-8 - БЗУ данных; 9 - контроллер магистрали ЭВМ; 10 - магистраль ЭВМ.

щивание емкости БЗУ в модуле до 32 кбайт для рассматриваемой элементной базы. Модули легко включаются в систему распределенного фазирования. Применяя подробные модули, которые благодаря использованию интегральных быстродействующих АЦП имеют незначительные геометрические размеры, можно получить максимальное быстродействие, определяемое в работе [2]. В современных системах ЭСЛ техники, использующих печатные микрополосковые линии, время фронта достигает $\tau_\phi = 1.2$ нс. При относительной нестабильности распределителя фаз $\delta(n) = 0.6\text{--}0.8$ нс ($n = 4\text{--}8$) принципиально возможно получить время квантования, равное периоду тактовой частоты

$$\tau_t = \tau_\phi + \delta(n) \approx 3 \cdot 10^{-9} \text{ с.}$$

При применении современных скоростных интегральных АЦП для получения указанного быстродействия потребуется распределение на 10-12 фаз, что достижимо при интегральном исполнении АЦП и памяти, использовании объемно-модульного конструктива и при условии решения проблемы отвода тепла. На рис.4 приведена блок-схема сверхбыстродействующей подсистемы на ЭСЛ модулях АЦП-БЗУ, включенных параллельно, работой которых управляет устройство управления РФ. Время работы каждого модуля $\tau_M \leq n \tau_t$.

Из трех вариантов, рассмотренных выше, первый вариант является наиболее гро-




Рис.4. Структурная схема измерительной подсистемы на ЭСЛ модулях АЦП-БЗУ.
 1 - буферный усилитель; 2 - модули АЦП-БЗУ; 3 - РФ; 4 - контроллер магистрали; 5 - магистраль ЭВМ.

моддиком и требует повышенной точности тракта УВХ-АЦП из-за суммирования погрешностей УВХ и АЦП. Второй вариант может обеспечить необходимое быстродействие при минимальных затратах оборудования. Именно по этому типу был создан и испытан ИВК, в скоростной подсистеме которого частота квантования по времени равнялась 100 МГц. Дальнейшее развитие этого направления представляется нам неопределившимся, так как, во-первых, построение скороходного параллельного АЦП на восьми разрядах из объемных элементов является нетехнологичным; во-вторых, создание серийных АЦП с указанными характеристиками чрезвычайно затруднительно и, в-третьих, этот вариант, по-видимому, исчерпал возможности развития измерительной подсистемы по быстродействию. Третий вариант с использованием ЭСЛ БИС представляется наиболее перспективным, так как дает возможность наращивать быстродействие до 200-300 МГц, емкость БЗУ до 64-256 кбайт и уменьшать количество скороходных межмодульных связей.

Пути развития измерительных подсистем. На основании рассмотренных выше способов повышения быстродействия и улучшения аппаратных характеристик определим следующие критерии, влияющие на развитие измерительной подсистемы: 1) возможно-

стъ повышения разрешающей способности (увеличение динамического диапазона) системы; 2) реализация оптимального алгоритма работы измерительной подсистемы.

1. Задачи расширения динамического диапазона встают особо остро при исследовании микропримесей веществ с помощью времепрометных масс-спектрометров. Для повышения разрешающей способности подсистем, работающих в однократном режиме снятия спектров, может быть использована подсистема, реализующая двухочеточный способ скоростного измерения (рис.5).




Рис.5. Структурная схема двухочеточной измерительной подсистемы.

1 - усилитель с $k_y = 1$; 2 - усилитель с $k_y = 256$; 3 - АЦП₁; 4 - АЦП₂; 5 - буферный регистр - реоделитель данных по фазам; 6 - РФ; 7-10 - БЗУ данных; 11 - контроллер магистрали ЭВМ; 12 - магистраль ЭВМ.

Измеритель содержит два идентичных АЦП, подключенных к входам двух усилителей. Коэффициент передачи усилителя 1 - $k_y^1 = 1$, усилителя 2 - $k_y^2 = 2^n$, где n - разрядность АЦП. К усилителю 2 предъявляются требования ненасыщаемости и стабильности коэффициента усиления. Пусть U_1 - цена единицы младшего разряда АЦП₁, работающего с усилителем 1. Тогда при $\frac{U}{2^n} < U_{\text{ист}} < U_1$ ($U_{\text{ист}}$ - напряжение входного сигнала) используется только АЦП₂ с усилителем 2. Если $U_{\text{ист}} = \frac{U_1}{2^n}$, то срабатывают все уровни АЦП₂ и младший разряд АЦП₁. Если $U_{\text{ист}} > U_1$, то работает АЦП₁, а АЦП₂ имеет выходной код - все единицы. Нестабильность k_y усилителя корректируется учетом аппаратной функции тракта путем подачи калибровочного импульса высокостабильной амплитуды перед каждой серией измерений. Подсистема позволяет исследовать сигналы, уровень которых составляет $1/2^{2n}$ максимального из-

меряемого сигнала. Следует отметить, что главным недостатком рассматриваемой структуры является скачкообразно изменяющаяся погрешность преобразователя в целом при переходе с одного отсчета на другой. Частично устранить этот недостаток можно при уменьшении k_y^2 коэффициента передачи усилителя 2 без изменения разрядности АЦП.

2. Анализ задач различных времепролетных масс-спектрометров позволяет разработать варианты алгоритмов работы быстродействующих измерительных подсистем СА, которые могут быть объединены в единый унифицированный алгоритм.

На современном этапе развития технологий сверхбыстро действующих интегральных схем ЭСЛ серий алгоритм предварительной обработки разрабатывается с ориентацией на возможности аппаратуры. Например, суммирование спектров, отоль необходимое для выделения малых сигналов на фоне шумов, при выполнении в БЗУ подсистемы увеличивает время записи в БЗУ на 100-150 %, что ведет к увеличению числа фаз распределителя и, в свою очередь, к увеличению аппаратурных затрат и длины связей.

В общем случае скоростная подсистема СА должна решать следующие задачи:

- преобразование скоростных аналоговых сигналов в цифровые данные;
- накопление данных в БЗУ подсистемы за определенное время;
- арифметические операции над данными, т.е. суммирование, нормализация и т.д.;
- тестирование и коррекция аппаратной функции подсистемы в процессе работы;
- связь и обмен данными с СА прибора.

Унифицированный алгоритм, дающий решение перечисленных задач (рис.6), ориентирован на применение в подсистеме ЭСЛ предпроцессора (например, серии К 1800), позволяющего значительно снизить объем информации, передаваемой в СА, и увеличить количество обрабатываемых спектров.

Перспективные варианты архитектуры ИВК. При рассмотрении вариантов архитектуры ИВК следует учитывать специфику включения скоростной подсистемы в состав СА и ИВК. С другой стороны, структура сверхбыстро действующей измерительной подсистемы, реализованной на элементной базе ЭСЛ и включающей в себя устройство управления с мощным тактовым генератором с частотой до 500 МГц, а также энергоемкие БЗУ, ОЗУ, АЦП, не допускает произвольной геометрии включения подсистемы в состав ИВК. Указанные ограничения объясняются тем, что измерительная подсистема является источником сильных электромагнитных помех, которые, несмотря на тщательную экранировку и заземление контуров ИВК, наводятся на наиболее длинные связи и могут вызывать сбои в работе ЭВМ. Поэтому следует придерживаться такой конфигурации "общей шины" ИВК, при которой процессор, измерительная подсистема и ОЗУ ЭВМ соединены кратчайшими связями.

Возможная структура перспективного ИВК приведена на рис.7. Значительный объем внешней памяти (6-8 Мбайт) необходим для реализации вышеизложенного универсального алгоритма работы скоростной подсистемы и обусловливается задачами вторичной обработки спектров.

Интерфейс и конструкция ИВК. Особое внимание при проектировании следует уделить внутреннему интерфейсу скоростной подсистемы. ИВК, структурная схема которого приведена на рис.3, был реализован и испытан в НТО АН СССР. В качестве конструктива скоростной подсистемы был использован интерфейс КАМАК, реализованный




Рис.6. Блок-схема унифицированного алгоритма.

лишь часть задач внутреннего обмена подсистемы. Высокочастотные связи подсистемы осуществлялись по передним панелям модулей при помощи коаксиальных кабелей с волновым сопротивлением 50 Ом и разъемов РЦ-00. Опыт построения скоростного ИВК с использованием стандарта КАМАК показал несоответствие этого интерфейса целям и задачам скоростной измерительной подсистемы. Интерфейс должен удовлетворять требованиям по скорости передачи информации и в значительной степени влиять на конструкцию подсистемы, который в свою очередь целиком подчинен аппаратной функции и решает следующие задачи:

- реализация кратчайших связей между блоками;
- обеспечение эффективной защиты от внешних и внутренних помех;
- обеспечение эффективного отвода тепла;
- обеспечение размещения элементов высокочастотного внутреннего интерфейса.

Одним из перспективных стандартных ЭСЛ интерфейсов [3], идея построения которого могут быть использованы для интерфейсов скоростных подсистем СА, являет-




Рис.7. Структура ИВК со скоростным прецессором.

ся *FASTBUS*. Этот интерфейс [4] рассчитан на многопроцессорное обслуживание систем большой сложности и в случае одноканальной скоростной подсистемы СА не эффективен. При наличии в составе подсистемы СА ЭСЛ прецессора целесообразно использовать усеченные варианты интерфейса *FASTBUS*, как наиболее полно отвечающие задачам скоростной подсистемы и связи с ЭВМ ИВК. Следует отметить некоторые решения скоростных интерфейсов:

- выполнение скоростных шин связи печатным методом в виде микрополосковых линий с волновым сопротивлением 50 Ом;
- использование географической адресации;
- синхронность работы;
- возможность расширения состава подключенной аппаратуры;
- пригодность работы в распределенных многопроцессорных системах.

Итак, на основании полученного опыта реализации скоростной подсистемы СА в стандарте КАМАК следует признать нецелесообразность попытки модернизации "модульных" интерфейсов типа КАМАК для подобных систем. При построении скоростных подсистем СА очень большое значение имеет выбор конструктива, который полностью подчинен основной задаче достижения максимального быстродействия. Наиболее перспективными методами повышения точности и быстродействия скоростных подсистем СА являются методы временного фазирования работы ЭСЛ модулей АЦП-БЗУ с использованием интегральных АЦП типа TDC 1007 фирмы TRW.

Для расширения круга решаемых задач и повышения универсальности ИВК следует повышать интеллектуальность скоростных подсистем СА применением ЭСЛ прецессора. Наиболее перспективными интерфейсами для построения скоростных подсистем СА являются версии пониженной разрядности интерфейса *FASTBUS*, позволяющие решать конструкторские вопросы построения подсистемы на основе унифицированного

алгоритма обработки и встроенного прецессора и с минимальными аппаратными средствами реализовывать ИВК.

ЛИТЕРАТУРА

1. Блохин В.А., Полубабкин Ю.В., Сафонов В.П.// Материалы Всесоюз.науч.-техн.конф., Пенза, 20-22 сент., 1978.
2. Басилашвили С.Г. Быстро действующая ядерная электроника. М., 1982.
3. Черных Е.В.// ПТЭ. 1982. № 4.
4. Басилашвили С.Г.// ПТЭ. 1982. № 5.

В.Т.Ждан, А.В.Лисарский, С.Б.Тимофеев

СРЕДСТВА ОТЛАДКИ МИКРОПРОЦЕССОРНЫХ СИСТЕМ

Необходимость упрощения разработки микропроцессорных систем приводит к созданию аппаратно-программных средств проектирования. Проблемы создания подобных комплексов не возникало при использовании больших и малых ЭВМ, в составе которых развитая сеть периферийного оборудования и необходимое программное обеспечение [1-3].

Применение микропроцессоров (МП) чаще ограничивается созданием контроллеров, рабочие программы которых хранятся в постоянных запоминающих устройствах (ПЗУ). В этом случае путь, принятый ранее - загрузка программы и затем ее отладка, становится неприемлемым. Минимальный комплект подобного комплекса должен включать в себя микроЭВМ, большой объем ОЗУ, накопители на магнитных носителях, видеотерминал с клавиатурой, программатор ПЗУ. Программные средства отладки содержат редактор текста, отладчики, трансляторы, загрузчик отладочного модуля. Однако в случае создания несложных программ для МП системой отладки может быть микроЭВМ-прототип, с широким набором устройств связи с объектом (параллельный, последовательный интерфейсы, платы ЦАП, АЦП, таймер и т.п.). Если в качестве программной памяти используются ПЗУ, необходимо иметь такую же сменную плату ОЗУ.

Стенд отладки укомплектован пультом, с которого можно останавливать МП и контролировать содержимое ячеек памяти и регистров общего назначения (рис.1). Плата центрального процессора выполнена




Рис.1. Структурная схема стенда отладки.

по одной из известных схем для МП - КР 580 ИК 80А. Генератор синхросигналов выполнен на инверторах серии К 531 и вырабатывает сигналы частотой 10 МГц, поступающие на вход счетчика-делителя на пять, собранного на триггерах серии К 531. Выходы счетчика подаются на комбинационную схему, формирующую синхросерию частотой 2 МГц. Регистр состояний на К 589 ИР 12 служит для приема и хранения указателей состояния микропроцессора. На плате процессора расположен блок приоритетных прерываний